Deze pagina is gemaakt in opdracht van het vak computer simulatie als leermiddel. De applets zijn gecreeerd met behulp van JavaThesis 3.1 en Microsoft Visual Java++. Zie het einde van deze pagina voor meer informatie. Deze pagina heeft in Netscape Navigator precies dezelfde functionaliteit als in Microsoft Internet Explorer. Wij raden u wel aan om deze pagina op een resolutie van 800 bij 600 pixels te bekijken onder 16 bits kleuren.

Field Effect Transistoren

In 1952 stelde Shockley een halfgeleider configuratie voor, die enige tijd later door Dacey en Ross werd gerealiseerd. Het ging daarbij om een stapeling van P- N-lagen waar stroom doorheen kon lopen, geregeld door een zogenaamde Gate, waarbij de stuurenergie aan die Gate extreem laag is. In sterk schematisch opbouw ziet deze structuur (de Field Effect Transistor = FET) er als volgt uit: figuur 1. Tussen Source en Drain zit in het P-substraat een kanaal dat meer of minder open gaat afhankelijk van de spanning op de Gate. Wordt bij constante Vds (constante spanning tussen Drain en Source) de drain-stroom gemeten bij verschillende spanningen tussen Gate en Source dan ontstaat de grafiek van figuur 2. Hieruit blijkt dat er twee hoofdtypen FET's bestaan, namelijk die al geleiden als Vgs=0V (depletion-type) en die pas geleiden bij grotere Vgs (enhancement- type). De Id-Vds-Vgs karakteristieken van een FET zijn in figuur 3 weergegeven. Qua opbouw kent men structuren van het laterale type (opbouw in horizontale richting) en het vertikale type (vertikale opbouw). De voordelen van vertikale opbouw zijn: a) Drain aan huis, b) lage on-weerstand en c) lage elektrische verliezen. Daarentegen hebben de laterale typen de volgende voordelen: a) Source aan huis, b) ongevoelig voor foutspanningen en c) hoog frequentiebereik.

BRON: A.S. Grove; Physics & Techno- logy of Semi Conductor Devices HITACHI; DATA-BOOK 1-15A